固定制御可検査性に基づくRTL回路の非スキャンテスト容易化設計法

• 資料種別: 文書・図像類
• タイトル: 固定制御可検査性に基づくRTL回路の非スキャンテスト容易化設計法
• タイトルよみ: コテイ セイギョ カケンサセイ ニ モトズク RTL カイロ ノ ヒスキャンテスト ヨウイカ セッケイ ホウ
• 著者・編者: 永井, 慎太郎; 和田, 弘樹; 大竹, 哲史; 藤原, 秀雄
• 著者標目: 永井, 慎太郎; 和田, 弘樹; 大竹, 哲史; 藤原, 秀雄
• 出版事項: 奈良先端科学技術大学院大学
• 出版年月日等: 2002-02
• 出版年（W3CDTF）: 2002-02
• 並列タイトル等: A non-scan DFT mathod for RTL circuits based on fixed-control testability
• タイトル（掲載誌）: Information Science Technical Report
• 巻号年月日等（掲載誌）: TR2002002
• 掲載号: TR2002002
• ISSN（掲載誌）: ISSN : 0919-9527
• 本文の言語コード: jpn
• 対象利用者: 一般
• オンライン閲覧公開範囲: インターネット公開
• 掲載誌（URI）: URI; http://isw3.naist.jp/IS/TechReport/
• 連携機関・データベース: 国立情報学研究所 : 学術機関リポジトリデータベース（IRDB）（機関リポジトリ）; https://irdb.nii.ac.jp
• 提供元機関・データベース: 奈良先端科学技術大学院大学 : 奈良先端科学技術大学院大学学術リポジトリnaistar

• 要約等: 本論文では，階層テスト生成が容易なデータパスの性質として固定制御可検査性を新しく定義し，それに基づくレジスタ転送レベル回路のテスト容易化設計法を提案する．提案手法では，組合せテスト生成法を用いた階層テスト生成および非スキャン設計に基づいているため，テスト生成時間およびテスト実行時間を完全スキャン設計...