再収れん構造に着目したFPGA用ブーリアンマッチングの高速化手法について

• 資料種別: 規格・テクニカルリポート類
• タイトル: 再収れん構造に着目したFPGA用ブーリアンマッチングの高速化手法について
• 著者・編者: 松永, 裕介
• 出版事項: 電子情報通信学会VLD研究会
• 出版年月日等: 2002-05
• 出版年（W3CDTF）: 2002
• 並列タイトル等: On Acceleration of Boolean Matching for FPGAs Utilizing Structural Information
• タイトル（掲載誌）: 電子情報通信学会技術研究報告
• 巻号年月日等（掲載誌）: VLD2002-2(2002-5)
• 掲載巻: VLD2002-2(2002-5)
• 掲載ページ: 7-12
• 件名標目: FPGA; テクノロジマッピング; ブーリアンマッチング; technology mapping; Boolean matching
• 対象利用者: 一般
• 一般注記: 出版タイプ： AM
• オンライン閲覧公開範囲: インターネット公開
• 関連情報: 電子情報通信学会技術研究報告 || VLD2002-2(2002-5) || p7-12; IEICE Technical Report || VLD2002-2(2002-5) || p7-12; http://www.c.csce.kyushu-u.ac.jp/SOC/index_j.html
• 連携機関・データベース: 国立情報学研究所 : 学術機関リポジトリデータベース（IRDB）（機関リポジトリ）; https://irdb.nii.ac.jp
• 提供元機関・データベース: 九州大学学術情報リポジトリ(QIR); https://www.lib.kyushu-u.ac.jp/papers

• 要約等: 基本ブロックが数個のLUT(Look Up Table) の組合わせからなるFPGA のテクノロジマッピングを行うために は，マッピング対象回路の構造だけではなく，その論理関数も考慮したブーリアンマッチングを行う必要がある．しかし，通 常はブーリアンマッチングを用いてマッチが存在するかどうかを判定す...