シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ

• 資料種別: 規格・テクニカルリポート類
• タイトル: シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ
• 著者・編者: 山口, 誠一朗; 石原, 亨; 安浦, 寛人
• 出版事項: 電子情報通信学会
• 出版年月日等: 2009-03-05
• 出版年（W3CDTF）: 2009
• 並列タイトル等: Single-Cycle-Accessible Two-Level Cache Architecture
• タイトル（掲載誌）: 電子情報通信学会技術研究報告
• 巻号年月日等（掲載誌）: 108 464
• 掲載巻: 108
• 掲載号: 464
• 掲載ページ: 19-24
• 件名標目: 組込みシステム; キャッシュメモリ; 消費エネルギー; Embedded system; Cache memory; Energy consumption
• 対象利用者: 一般
• 一般注記: 出版タイプ： VoR
• オンライン閲覧公開範囲: インターネット公開
• 連携機関・データベース: 国立情報学研究所 : 学術機関リポジトリデータベース（IRDB）（機関リポジトリ）; https://irdb.nii.ac.jp
• 提供元機関・データベース: 九州大学学術情報リポジトリ(QIR); https://www.lib.kyushu-u.ac.jp/papers

• 要約等: 組込みプロセッサのメモリサブシステムの消費エネルギーを削減するために，プロセッサコアとL1キャッシュメモリ（以下，キャッシュメモリを単にキャッシュという）の間に小容量のL0キャッシュを配置する技術が広く利用されている．L0キャッシュは小容量であるためキャッシュヒットすれば消費エネルギーを削減できる．...