シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ

• Material Type: 文書・図像類
• Title: シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ
• Author/Editor: 山口, 誠一朗; 石原, 亨; 安浦, 寛人
• Author Heading: 山口, 誠一朗 ヤマグチ, セイイチロウ; 石原, 亨 イシハラ, トオル; 安浦, 寛人 ヤスウラ, ヒロト
• Publication, Distribution, etc.: 電子情報通信学会
• Publication Date: 2009-03-05
• Publication Date (W3CDTF): 2009-03-05
• Alternative Title: Single-Cycle-Accessible Two-Level Cache Architecture
• Periodical title: 電子情報通信学会技術研究報告
• No. or year of volume/issue: 108 464
• Volume: 108
• Issue: 464
• Pages: 19-24
• Text Language Code: jpn
• Subject Heading: 組込みシステム; キャッシュメモリ; 消費エネルギー; Embedded system; Cache memory; Energy consumption
• Target Audience: 一般
• Access Restrictions: インターネット公開
• Data Provider (Database): 国立情報学研究所 : 学術機関リポジトリデータベース（IRDB）（機関リポジトリ）; https://irdb.nii.ac.jp
• Original Data Provider (Database): 九州大学 : 九州大学学術情報リポジトリ

• Summary, etc.: 組込みプロセッサのメモリサブシステムの消費エネルギーを削減するために，プロセッサコアとL1キャッシュメモリ（以下，キャッシュメモリを単にキャッシュという）の間に小容量のL0キャッシュを配置する技術が広く利用されている．L0キャッシュは小容量であるためキャッシュヒットすれば消費エネルギーを削減できる．...