Power reduction in global bus lines in VLSIs

• 資料種別: 博士論文
• タイトル: Power reduction in global bus lines in VLSIs
• 著者・編者: 池田誠 [著]
• 著者標目: 池田, 誠 イケダ, マコト
• 並列タイトル等: 大規模集積回路の大域バス配線における消費電力の削減に関する研究 ダイキボ シュウセキ カイロ ノ タイイキ バス ハイセン ニ オケル ショウヒ デンリョク ノ サクゲン ニ カンスル ケンキュウ
• 授与機関名: 東京大学
• 授与年月日: 平成8年3月29日
• 授与年月日（W3CDTF）: 1996
• 報告番号: 甲第11818号
• 学位: 博士 (工学)
• 学位論文注記: 博士論文
• 出版地（国名コード）: JP
• NDLC: UT51
• 一般注記: 博士論文
• 所蔵機関: 国立国会図書館
• 請求記号: UT51-97-Q378
• 連携機関・データベース: 国立国会図書館 : 国立国会図書館蔵書; https://ndlsearch.ndl.go.jp
• 書誌ID（NDLBibID）: 000000312547; http://id.ndl.go.jp/bib/000000312547
• 整理区分コード: 213

目次

Contents

1 Introduction

1.1 Power wiring delay in future VLSIs

1.2 Target and outline of this dissertation

Appendix I Power consumption in global wiring in future VLSIs