Power reduction in global bus lines in VLSIs

• Material Type: 博士論文
• Title: Power reduction in global bus lines in VLSIs
• Author/Editor: 池田誠 [著]
• Author Heading: 池田, 誠 イケダ, マコト
• Alternative Title: 大規模集積回路の大域バス配線における消費電力の削減に関する研究 ダイキボ シュウセキ カイロ ノ タイイキ バス ハイセン ニ オケル ショウヒ デンリョク ノ サクゲン ニ カンスル ケンキュウ
• Degree grantor/type: 東京大学
• Date Granted: 平成8年3月29日
• Date Granted (W3CDTF): 1996
• Dissertation Number: 甲第11818号
• Degree Type: 博士 (工学)
• Note (Dissertation): 博士論文
• Place of Publication (Country Code): JP
• NDLC: UT51
• Note (General): 博士論文
• Holding library: 国立国会図書館
• Call No.: UT51-97-Q378
• Data Provider (Database): 国立国会図書館 : 国立国会図書館蔵書; https://ndlsearch.ndl.go.jp
• Bibliographic ID (NDL): 000000312547; http://id.ndl.go.jp/bib/000000312547
• Bibliographic Record Category (NDL): 213

Table of Contents

Contents

1 Introduction

1.1 Power wiring delay in future VLSIs

1.2 Target and outline of this dissertation

Appendix I Power consumption in global wiring in future VLSIs