Instruction Issuing Mechanism for VLIW Processors

• 資料種別: 博士論文
• タイトル: Instruction Issuing Mechanism for VLIW Processors
• 著者・編者: 仲池卓也 [著]
• 著者標目: 仲池, 卓也 ナカイケ, タクヤ
• 出版事項: [仲池卓也]
• 出版年月日等: 2000
• 出版年（W3CDTF）: 2000
• 数量: 1冊
• 並列タイトル等: VLIW計算機のための命令供給機構に関する研究 VLIW ケイサンキ ノ タメ ノ メイレイ キョウキュウ キコウ ニ カンスル ケンキュウ
• 授与機関名: 東北大学
• 授与年月日: 平成12年3月23日
• 授与年月日（W3CDTF）: 2000
• 報告番号: 甲第7546号
• 学位: 博士 (情報科学)
• 学位論文注記: 博士論文
• 出版地（国名コード）: JP
• 本文の言語コード: eng
• NDLC: UT51
• 一般注記: 博士論文
• 所蔵機関: 国立国会図書館
• 請求記号: UT51-2000-S751
• 連携機関・データベース: 国立国会図書館 : 国立国会図書館蔵書; https://ndlsearch.ndl.go.jp
• 書誌ID（NDLBibID）: 000000394246; http://id.ndl.go.jp/bib/000000394246
• 整理区分コード: 213

目次

Contents

1 Introduction

1.1 Background and Objectives

1.2 Organization of the Thesis

2 Scheduling Strategy for Integrated Instruction-Level Parallelism of Scalar and Vector Operations