High speed CMOS logic circuit design using regenerative dual-rail logics

• Material Type: 博士論文
• Title: High speed CMOS logic circuit design using regenerative dual-rail logics
• Author/Editor: 張子誠 [著]
• Author Heading: 張, 子誠 チョウ, シセイ
• Alternative Title: 振幅回復デュアル・レール・ロジックを用いた高速CMOS論理回路の設計 シンプク カイフク デュアル ・ レール ・ ロジック オ モチイタ コウソク CMOS ロンリ カイロ ノ セッケイ
• Degree grantor/type: 東京大学
• Date Granted: 平成8年9月30日
• Date Granted (W3CDTF): 1996
• Dissertation Number: 甲第12218号
• Degree Type: 博士 (工学)
• Note (Dissertation): 博士論文
• Place of Publication (Country Code): JP
• Alias of Author: Chenung, Tsz-shing
• NDLC: UT51
• Note (General): 博士論文
• Holding library: 国立国会図書館
• Call No.: UT51-98-Q90
• Data Provider (Database): 国立国会図書館 : 国立国会図書館蔵書; https://ndlsearch.ndl.go.jp
• Bibliographic ID (NDL): 000000324910; http://id.ndl.go.jp/bib/000000324910
• Bibliographic Record Category (NDL): 213

Table of Contents

Contents

Introduction

1.1 Underlying Background of Dual-rail logics

1.2 Thesis Layout

2 Combinational Logic by RPL