アナログCMOS集積回路の設計. 応用編

• Material Type: 図書
• ISBN: 978-4-621-31037-3
• Title: アナログCMOS集積回路の設計
• Title Transcription: アナログ シーモス シュウセキ カイロ ノ セッケイ
• Volume: 応用編
• Author/Editor: Behzad Razavi 著; 黒田忠広 監訳
• Edition: 第2版
• Author Heading: 著者 ： Razavi, Behzad ( 00875820 )Authorities; 訳者 ： 黒田, 忠広, 1959- クロダ, タダヒロ, 1959- ( 00875824 )Authorities
• Publication, Distribution, etc.: 東京 : 丸善出版 (出版)
• Publication Date: 2025.5
• Publication Date (W3CDTF): 2025
• Extent: p410～1147 14p
• Size: 21cm
• Additional Title: Design of Analog CMOS Integrated Circuits
• Place of Publication (Country Code): JP
• Text Language Code: jpn
• Original Text Lang. Code: eng
• Content Type: テキスト
• Media Type: 機器不用
• Carrier Type: 冊子
• Subject Heading: CMOS ( 001176233 )Authorities
• NDC 10th ed.: 549.7 : Electronic engineering
• NDLC: ND386
• Target Audience: 一般
• Note (General): 原タイトル: Design of Analog CMOS Integrated Circuits 原著第2版の翻訳
• Note (Bibliography): 索引あり
• Note (Original Version): 初版: 丸善 2003年刊
• Price: 9500円
• Holding library: 国立国会図書館
• Call No.: ND386-R20
• Data Provider (Database): 国立国会図書館 : 国立国会図書館蔵書; https://ndlsearch.ndl.go.jp
• Bibliographic ID (NDL): 034098361; http://id.ndl.go.jp/bib/034098361
• National Bibliography No. (JPNO): 24129081
• TOHAN MARC No.: 34741937
• Cataloging Rule: Nippon Cataloging Rules 2018 Edition
• Bibliographic Record Category (NDL): 111

• Summary, etc.: アナログ CMOS 集積回路の解析と設計の教科書
• Note (Production): 電子書籍
• Producer: 丸善出版
• Production year: 2025-06-02
• Format: PDF
• Data Provider (Database): 出版情報登録センター : 出版情報登録センター（JPRO）; https://jpro2.jpo.or.jp/
• JP-e Code: 62131037100010000000

Table of Contents

第 8 章　フィードバック/8.1　概　論/8.2　フィードバックの形式/8.3　雑音に対する帰還の効果/8.4　フィードバック解析の難しさ/8.5　負荷の影響/8.6　フィードバック回路のBode’s の解析/8.7　Middlebrook の方法/8.8　ループ利得の計算の問題/8.9　Bode 法の他の解釈/第 9 章　オペアンプ/9.1　一般的な考察/9.2　1 段オペアンプ（one-stage opamps）/9.3　2 段オペアンプ/9.4　ゲインブースト/9.5　比　較/9.6　出力振幅の計算/9.7　コモンモードフィードバック/9.8　入力動作範囲の制限/9.9　スルーレート/9.10　高スルーレートオペアンプ /9.11　電源除去/9.12　オペアンプの雑音/第10 章　安定性と周波数補償/10.1　概　論/10.2　複数の極を有するシステム/10.3　位相余裕/10.4　基本的な周波数補償/10.5　2 段オペアンプの補償/10.6　2 段オペアンプ出力の立ち上がり / 立ち下り（大振幅動作）特性/10.7　他の補償手法/10.8　ナイキストの安定判別法/第11 章　ナノメートルプロセス技術における設計/11.1　トランジスタ設計における検討事項/11.2　ディープサブマイクロン効果/11.3　トランスコンダクタンスの変化/11.4　トランジスタ設計/11.5　オペアンプの設計例 /11.6　高速アンプ/11.7　まとめ/第12章　バンドギャップレファレンス/12.1　一般的考察/12.2　電源電圧に依存しないバイアス手法/12.3　温度に依存しないレファレンス回路/12.4　 PTAT 電流の生成/12.5　gm 一定のバイアス手法/12.6　速度と雑音の問題/12.7　低電圧バンドギャップレファレンス/12.8　ケーススタディ 792/第13章　スイッチトキャパシタ回路/13.1　概　論/13.2　サンプリングスイッチ/13.3　スイッチトキャパシタ増幅器/13.4　スイッチトキャパシタ（SC）積分器/13.5　スイッチトキャパシタによるコモンモードフィードバック/第14章　非線形性とミスマッチ/14.1　非線形性/14.2　ミスマッチ/第15章　発振器/15.1　概　論/15.2　リング発振器/15.3　LC 発振器/15.4　電圧制御発振器（VCO） /15.5　 VCO の数学的モデル/第16章　PLL/16.1　PLL の基本構成/16.2　チャージポンプ型PLL/16.3　PLL への非理想条件による影響/16.4　遅延同期ループ/16.5　適用例/第17章　ショートチャネル効果とデバイスモデル/17.1　スケーリング理論/17.2　ショートチャネル効果/17.3　MOS デバイスモデル /17.4　プロセスコーナーポイント/第18章　CMOS プロセス技術/18.1　概　論/18.2　ウェーハプロセス/18.3　フォトリソグラフィ/18.4　酸　化/18.5　イオン注入/18.6　成膜とエッチング/18.7　デバイスの製造/18.8　ラッチアップ/第19章　レイアウトとパッケージ/19.1　レイアウトに関する一般的な考察/19.2　アナログレイアウト技術/19.3　基板結合/19.4　パッケージ封止