Jump to main content
博士論文

Low Power Circuit Design Methodology with Layout Dependent Effect-aware Leakage Current Reduction

Icons representing 博士論文
The cover of this title could differ from library to library. Link to Help Page

Low Power Circuit Design Methodology with Layout Dependent Effect-aware Leakage Current Reduction

Persistent ID (NDL)
info:ndljp/pid/11098587
Material type
博士論文
Author
チン, イサオ
Publisher
-
Publication date
2015-03-26
Material Format
Digital
Capacity, size, etc.
-
Name of awarding university/degree
北九州市立大学,博士(工学)
View All

Notes on use at the National Diet Library

本資料は、掲載誌(URI)等のリンク先にある学位授与機関のWebサイトやCiNii DissertationsLeave the NDL website. から、本文を自由に閲覧できる場合があります。

Notes on use

Note (General):

本研究は、65nm以降の半導体微細製造プロセスにおける集積回路において、電力消費の支配的な要因の一つとなる漏れ(リーク)電流を低減する手法を提案している。

Table of Contents

Provided by:国立国会図書館デジタルコレクションLink to Help Page
  • 2024-05-04 再収集

Bibliographic Record

You can check the details of this material, its authority (keywords that refer to materials on the same subject, author's name, etc.), etc.

Digital

Material Type
博士論文
Author/Editor
チン, イサオ
Author Heading
Publication Date
2015-03-26
Publication Date (W3CDTF)
2015-03-26
Alternative Title
レイアウト依存効果を考慮したリーク電流削減を伴う低消費電力設計手法
Degree grantor/type
北九州市立大学
Date Granted
2015-03-26
Date Granted (W3CDTF)
2015-03-26