Jump to main content
博士論文

レイテンシ削減を目的としたフロアプラン指向FPGA向け高位合成手法に関する研究

Icons representing 博士論文
The cover of this title could differ from library to library. Link to Help Page

レイテンシ削減を目的としたフロアプラン指向FPGA向け高位合成手法に関する研究

Persistent ID (NDL)
info:ndljp/pid/11300697
Material type
博士論文
Author
Fujiwara, Koichiほか
Publisher
-
Publication date
2018
Material Format
Digital
Capacity, size, etc.
-
Name of awarding university/degree
早稲田大学,博士(工学)
View All

Notes on use at the National Diet Library

本資料は、掲載誌(URI)等のリンク先にある学位授与機関のWebサイトやCiNii DissertationsLeave the NDL website. から、本文を自由に閲覧できる場合があります。

Notes on use

Note (General):

早大学位記番号:新8126

Table of Contents

Provided by:国立国会図書館デジタルコレクションLink to Help Page
  • 2023-04-26 再収集

  • 2023-04-26 再収集

  • 2023-04-26 再収集

Bibliographic Record

You can check the details of this material, its authority (keywords that refer to materials on the same subject, author's name, etc.), etc.

Digital

Material Type
博士論文
Author/Editor
Fujiwara, Koichi
藤原, 晃一
Publication Date
2018
Publication Date (W3CDTF)
2018
Alternative Title
Floorplan-driven High-level Synthesis Algorithms for Latency Reduction Targeting FPGA Designs
Degree grantor/type
早稲田大学
Date Granted
2019-03-15
Date Granted (W3CDTF)
2019-03-15