クロック生成用PLLの高性能化とダイナミックCMOS回路による構成法に関する研究
Available with Digitized Contents Transmission Service
Find on the publisher's website
国立国会図書館デジタルコレクション
Available for viewing via the Digitized Contents Transmission Service for Individuals to official registered users of the NDL, who resides in Japan.
Search by Bookstore
Read this material in an accessible format.
Table of Contents
目次
第1章 序論
p1
1-1 背景
p1
1-2 本研究の目的
p7
1-3 本論文の概要
p7
Search by Bookstore
Read in Disability Resources
- Mina Search
- プレーンテキスト
Registered users of Mina Search can download or stream this content.
Bibliographic Record
You can check the details of this material, its authority (keywords that refer to materials on the same subject, author's name, etc.), etc.
- Material Type
- 博士論文
- Title Transcription
- クロック セイセイヨウ PLL ノ コウセイノウカ ト ダイナミック CMOS カイロ ニ ヨル コウセイホウ ニ カンスル ケンキュウ
- Author/Editor
- 吉澤弘泰 [著]
- Author Heading
- 吉澤, 弘泰 ヨシザワ, ヒロヤス
- Degree grantor/type
- 九州大学
- Date Granted
- 平成11年3月25日
- Date Granted (W3CDTF)
- 1999
- Dissertation Number
- 甲第4787号
- Degree Type
- 博士(工学)